컴퓨터과학개론 9강 - 컴퓨터 구조 (1)
컴퓨터 구성요소를 연결하는 시스템 버스와 디지털 회로의 기초인 불 대수·논리 게이트를 학습한다. 조합회로와 순서회로의 차이, 전가산기·디코더·멀티플렉서·카운터의 동작, ROM과 RAM 및 기억장치 계층 구조를 체계적으로 정리한다.
1. 컴퓨터 하드웨어와 시스템 버스
컴퓨터 하드웨어의 기본 구성
컴퓨터 하드웨어는 중앙처리장치, 기억장치, 입력장치, 출력장치로 구성된다. 중앙처리장치에는 명령을 해석하고 각 장치의 동작을 지시하는 제어장치, 산술 및 논리 연산을 수행하는 연산장치, 처리 중인 데이터와 상태를 임시로 보관하는 레지스터가 있다. 이 구성요소들은 서로 분리되어 있지만 명령과 데이터를 주고받으며 하나의 시스템으로 동작한다.
시스템 버스(system bus)는 중앙처리장치, 기억장치, 입출력장치 사이를 물리적으로 연결하고 데이터 교환의 통로 역할을 하는 신호선의 집합이다. 전송되는 정보의 종류와 역할에 따라 주소 버스, 데이터 버스, 제어 버스로 구분한다.
| 버스 | 전송 정보와 역할 | 방향 |
|---|---|---|
| 주소 버스 | CPU가 접근할 기억장치나 입출력장치의 주소 정보를 전달한다. | 일반적으로 CPU에서 장치로 향하는 단방향 |
| 데이터 버스 | CPU와 기억장치·입출력장치 사이에서 실제 데이터를 전달한다. | 읽기와 쓰기를 위해 양방향 |
| 제어 버스 | 읽기, 쓰기, 인터럽트 등 시스템 장치의 동작을 제어하는 신호를 전달한다. | 신호 종류에 따라 양방향 |
버스 폭의 의미
주소 버스가 n개의 신호선으로 이루어지면 각 선이 0 또는 1을 나타내므로 최대 2ⁿ개의 서로 다른 주소를 지정할 수 있다. 따라서 주소 버스의 폭은 시스템이 식별할 수 있는 주소 공간의 크기와 관련된다.
데이터 버스의 폭은 한 번에 전송할 수 있는 비트 수를 뜻하며 흔히 컴퓨터의 워드(word) 크기와 관련된다. 데이터 버스가 넓을수록 한 번의 전송에서 더 많은 비트를 옮길 수 있다. 제어 버스의 폭은 CPU와 시스템의 구성 및 필요한 제어 신호의 수에 따라 달라진다.
주소 버스는 ‘어디에’, 데이터 버스는 ‘무엇을’, 제어 버스는 ‘어떤 동작으로’ 전달할지를 나타낸다고 구분하면 이해하기 쉽다.
2. 불 대수와 기본 논리연산
불 대수의 개념
불 대수(Boolean algebra)는 0과 1의 두 값만을 갖는 이진 변수의 논리연산을 다루는 대수이다. 영국의 수학자 조지 불이 제시한 수학적 방법으로, 논리적 문제를 수식으로 표현하고 디지털 회로를 분석·설계하는 기초가 된다. 0과 1은 거짓과 참, 꺼짐과 켜짐처럼 두 상태를 표현할 수 있다.
하나 이상의 이진 변수를 논리연산으로 조합하면 결과 역시 0 또는 1이 된다. 기본 논리연산은 논리합 OR, 논리곱 AND, 논리부정 NOT이다.
| 연산 | 표현 | 결과가 1인 조건 |
|---|---|---|
| 논리합 OR | F=X+Y, X∨Y | 입력 중 하나 이상이 1일 때 |
| 논리곱 AND | F=X·Y, X∧Y | 두 입력이 모두 1일 때 |
| 논리부정 NOT | F=X′, ~X | 입력 X가 0일 때 |
기본 논리연산의 진리표
| X | Y | OR X+Y | AND X·Y | NOT X′ |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 |
NOT은 입력이 하나인 단항 연산이다. 위 표의 NOT X′ 열은 Y와 관계없이 X의 값만 반전한 결과이다.
3. 논리 게이트와 불 대수 법칙
논리 게이트
논리 게이트(logic gate)는 논리연산을 하드웨어로 구현한 것으로 논리회로를 만드는 기본 소자이다. AND, OR, NOT 게이트 외에도 기본 연산을 조합한 NAND, NOR, XOR 게이트가 사용된다.
| 게이트 | 불 함수 | 동작 |
|---|---|---|
| NAND | F=(X·Y)′ | AND 결과를 반전하며 두 입력이 모두 1일 때만 0 |
| NOR | F=(X+Y)′ | OR 결과를 반전하며 두 입력이 모두 0일 때만 1 |
| XOR | F=X′·Y+X·Y′ | 두 입력이 서로 다를 때 1 |
완전 집합은 원하는 임의의 논리회로를 구성할 수 있는 게이트들의 부분집합이다. NAND 게이트만으로 NOT, OR, AND를 모두 구현할 수 있으므로 NAND 하나만으로도 완전 집합을 이룬다. 예를 들어 입력 두 개를 같은 X에 연결하면 (X·X)′=X′이므로 NOT 기능을 만들 수 있다.
불 대수의 기본 법칙
| 법칙 | 논리합 형태 | 논리곱 형태 |
|---|---|---|
| 항등법칙 | X+0=X, X+1=1 | X·1=X, X·0=0 |
| 멱등법칙 | X+X=X | X·X=X |
| 지배법칙 | X+X′=1 | X·X′=0 |
| 교환법칙 | X+Y=Y+X | X·Y=Y·X |
| 결합법칙 | X+(Y+Z)=(X+Y)+Z | X·(Y·Z)=(X·Y)·Z |
| 분배법칙 | X+Y·Z=(X+Y)(X+Z) | X·(Y+Z)=X·Y+X·Z |
| 드모르간 법칙 | (X+Y)′=X′·Y′ | (X·Y)′=X′+Y′ |
| 흡수법칙 | X+X·Y=X | X·(X+Y)=X |
| 이중 부정 | (X′)′=X | |
불 함수의 간소화
논리회로는 불 함수로 표현할 수 있고, 불 대수의 법칙을 적용하면 같은 기능을 더 단순한 식으로 바꿀 수 있다. 예를 들어 F=AB′+B는 교환·분배·지배·항등법칙을 적용해 A+B로 간소화된다. 또한 F=AB+AC+AB′C′는 A를 묶고 드모르간 법칙과 지배법칙을 적용하면 A가 된다.
불 함수의 간소화는 출력 결과를 바꾸지 않으면서 필요한 게이트와 연결 수를 줄여 더 단순한 논리회로를 만드는 과정이다.
4. 조합회로와 순서회로
논리회로는 논리 게이트로 구성된 회로이며, 출력이 결정되는 방식에 따라 조합회로와 순서회로로 구분한다.
| 구분 | 출력 결정 요소 | 기억 기능 | 대표 예 |
|---|---|---|---|
| 조합회로 | 현재 입력값의 조합 | 없음 | 전가산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서 |
| 순서회로 | 현재 입력값과 기억소자에 저장된 현재 상태 | 있음 | 카운터, 레지스터 |
조합회로(combinational circuit)는 n개의 입력변수를 논리 게이트로 조합하여 m개의 출력을 만들며, 주어진 순간의 입력만으로 출력이 결정된다. 같은 입력을 주면 과거의 동작과 관계없이 같은 출력이 나온다.
순서회로(sequential circuit)는 연산 단계마다 회로의 특정 상태가 저장되고 참조되는 회로이다. 조합회로와 플립플롭 같은 저장장소가 함께 구성되며, 현재 입력과 현재 상태를 바탕으로 출력과 다음 상태를 결정한다.
조합회로에는 기억이 없고, 순서회로에는 상태를 보존하는 기억소자가 있다. 따라서 순서회로의 출력은 같은 입력이라도 이전 상태에 따라 달라질 수 있다.
5. 플립플롭과 클록
플립플롭의 개념
플립플롭(flip-flop)은 1비트의 이진 정보를 저장할 수 있는 논리소자이다. 입력신호가 상태를 바꾸도록 지시할 때까지 현재의 이진 상태를 유지한다. 입력의 개수와 상태 변화 방식에 따라 RS, T, D, JK 플립플롭 등이 있다.
RS 래치와 RS 플립플롭
RS는 Reset-Set을 뜻한다. RS 래치는 교차 연결된 NOR 게이트로 구성할 수 있으며 출력 Q와 그 보수 Q′를 갖는다. RS 플립플롭에는 클록 입력 C가 추가되어 클록이 허용할 때 입력 R과 S가 회로 상태에 영향을 준다.
| R | S | 상태 | Q의 동작 |
|---|---|---|---|
| 0 | 1 | 세트 | Q=1 |
| 1 | 0 | 리셋 | Q=0 |
| 0 | 0 | 무변화 | 이전 상태 유지 |
| 1 | 1 | 불가·미정 | 정상적인 보수 관계를 보장하지 못함 |
T 플립플롭과 클록 펄스
T 플립플롭의 T는 Toggle을 뜻한다. 클록이 동작하는 시점에 T=0이면 다음 상태 Q(t+1)은 현재 상태 Q(t)와 같고, T=1이면 다음 상태는 현재 상태의 반대인 Q(t)′가 된다.
클록 펄스(clock pulse)는 주기적으로 생성되는 신호로 컴퓨터 내부의 시스템 구성요소가 정해진 시점에 함께 작동하도록 동기화한다. 순서회로는 클록의 특정 변화 시점에 상태를 갱신함으로써 동작의 순서를 맞춘다.
T=0 → Q(t+1)=Q(t)T=1 → Q(t+1)=Q(t)′
6. 전가산기
반가산기와 전가산기의 차이
가산기는 이진수를 더하는 조합회로이다. 반가산기(half adder)는 두 개의 이진수만 더하며 아랫자리에서 올라오는 올림수를 고려하지 않는다. 전가산기(full adder)는 두 입력 X, Y뿐 아니라 아랫자리의 올림수 Cin까지 더하여 합 S와 윗자리 올림수 Cout을 만든다.
| X | Y | Cin | S | Cout |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
진리표에서 합은 입력 중 1의 개수가 홀수일 때 1이므로 S=X⊕Y⊕Cin이다. 출력 올림수는 세 입력 중 둘 이상이 1일 때 발생하며 Cout=(X·Y)+(Cin·(X⊕Y))로 간소화할 수 있다.
전가산기는 두 개의 반가산기와 하나의 OR 게이트로 구성할 수 있다. 여러 비트의 이진수를 더할 때는 각 자리마다 전가산기를 연결하고, 낮은 자리의 Cout을 다음 자리의 Cin으로 전달한다. 4개의 전가산기를 연결하면 4비트 전가산기가 된다.
전가산기의 입력은 X, Y, Cin 세 개이고 출력은 합 S와 올림수 Cout 두 개이다.
7. 디코더와 멀티플렉서
디코더
디코더(decoder)는 n비트의 이진 코드를 최대 2ⁿ개의 서로 다른 정보로 변환하는 조합회로이다. 2×4 디코더는 입력 A, B의 네 조합에 따라 출력 Y₀부터 Y₃ 중 하나만 1이 되고 나머지는 0이 된다.
| A | B | 활성 출력 | 불 함수 |
|---|---|---|---|
| 0 | 0 | Y₀ | Y₀=A′·B′ |
| 0 | 1 | Y₁ | Y₁=A′·B |
| 1 | 0 | Y₂ | Y₂=A·B′ |
| 1 | 1 | Y₃ | Y₃=A·B |
디코더는 주소 방식으로 주어진 입력을 해석해 여러 하드웨어 구성요소 중 하나를 개별적으로 구동할 때 사용한다. 기억장치에서 주소에 해당하는 한 단어를 선택하는 원리에도 디코더가 적용된다.
멀티플렉서
멀티플렉서(multiplexer, MUX)는 여러 입력선 중 하나를 선택하여 하나의 출력선으로 내보내는 조합회로로, 데이터 선택기라고도 한다. 2ⁿ개의 입력 중 하나를 선택하려면 n개의 선택선이 필요하다.
4×1 멀티플렉서에서는 선택선 S₁S₂가 00이면 A, 01이면 B, 10이면 C, 11이면 D가 출력된다. 출력 함수는 다음과 같다.
출력=(A·S₁′·S₂′)+(B·S₁′·S₂)+(C·S₁·S₂′)+(D·S₁·S₂)
멀티플렉서는 여러 장치에서 들어오는 데이터 중 어느 데이터가 시스템 버스를 사용할 것인지 정할 때 활용된다. 디코더가 하나의 입력 코드를 여러 출력 중 하나의 활성 신호로 바꾸는 회로라면, 멀티플렉서는 여러 데이터 입력 중 하나를 골라 단일 출력으로 전달하는 회로이다.
8. 카운터
카운터(counter)는 클록 펄스가 입력될 때마다 미리 정해진 순서에 따라 상태가 변하는 순서회로이다. 외부에서 별도의 데이터 입력을 주지 않아도 클록을 통해 저장된 이진수가 하나씩 증가하거나 정해진 순서로 바뀐다.
3비트 카운터는 000 → 001 → 010 → 011 → 100 → 101 → 110 → 111의 상태를 거친 뒤 다시 000으로 돌아갈 수 있다. 세 개의 T 플립플롭을 연결하여 구성할 수 있으며, 각 플립플롭의 출력은 카운터 상태를 나타내는 한 비트가 된다.
| 특징 | 내용 |
|---|---|
| 회로 유형 | 이전 상태를 저장하고 참조하는 순서회로 |
| 상태 변화 시점 | 클록 펄스가 들어오는 시점 |
| 주요 기능 | 펄스 수 계산, 순서 생성, 시간 및 동작 단계 제어 |
3비트로 표현할 수 있는 상태는 2³=8개이다. 카운터의 비트 수가 늘어나면 표현 가능한 상태의 수도 2의 거듭제곱으로 증가한다.
9. ROM과 RAM
ROM과 RAM의 차이
| 구분 | ROM | RAM |
|---|---|---|
| 전체 이름 | Read-Only Memory | Random Access Memory |
| 기본 연산 | 읽기 전용 | 읽기와 쓰기 가능 |
| 논리 구조 | 고정된 내용이 출력되는 조합회로 | 상태를 저장·변경하는 순서회로 |
| 구성의 핵심 | 디코더와 OR 게이트의 연결 패턴 | 1비트 기억소자, 디코더, 읽기·쓰기 제어 |
ROM의 구조
ROM은 설계자가 저장할 이진 정보를 미리 결정하고, 기억장치 내부에 필요한 연결 패턴을 형성하여 구현한다. 2비트 주소를 사용하면 네 개의 주소를 선택할 수 있고, 각 주소에 5비트 내용이 저장된 ROM은 네 개의 5비트 단어를 갖는다.
주소는 2×4 디코더에 입력되어 네 개의 단어선 중 하나를 활성화한다. 각 단어선과 출력선 사이의 고정된 연결은 해당 주소에서 어떤 비트가 1로 출력될지를 결정한다. 따라서 ROM은 주소를 해독하는 디코더와 여러 출력 비트를 만드는 OR 게이트로 구성할 수 있다.
RAM의 1비트 기억소자와 배열
RAM의 1비트 기억소자는 입력값, 소자선택 신호 S, 읽기·쓰기 선택 신호에 따라 동작한다. 소자가 활성화되고 읽기 신호가 주어지면 저장된 값을 출력한다. 쓰기 신호가 주어지면 입력된 0 또는 1을 저장하고, 소자가 비활성화되면 상태를 바꾸지 않는다.
| 소자선택 S | 읽기/쓰기 | 입력 | 동작 |
|---|---|---|---|
| 1 | 1 | - | 저장된 값 출력 |
| 1 | 0 | 1 | 1 저장 |
| 1 | 0 | 0 | 0 저장 |
| 0 | - | - | 무변화 |
2비트 주소와 4개의 3비트 단어로 구성된 RAM에서는 2×4 디코더가 주소에 해당하는 한 행을 선택하고, 세 개의 입력선 또는 출력선을 통해 한 단어의 3비트를 동시에 쓰거나 읽는다.
DRAM(dynamic RAM)은 플립플롭 대신 축전지를 이용해 정보를 저장한다. 시간이 지나면 전하가 줄어들기 때문에 기억 내용을 유지하려면 주기적인 리프레시 과정이 필요하다.
10. 기억장치의 계층 구조
계층 구조가 필요한 이유
기억장치는 접근 속도, 저장 용량, 비트당 비용에 따라 계층적으로 분류할 수 있다. 일반적으로 접근 속도가 빠른 기억장치는 용량이 작고 비용이 높으며, 용량이 큰 기억장치는 접근 속도가 느리고 비용이 낮다. 계층 구조는 CPU 주변에 여러 종류의 기억장치를 배치하여 적은 비용으로 높은 성능과 충분한 저장 용량을 함께 얻기 위한 전략이다.
| 계층 | 특징 | CPU 접근 |
|---|---|---|
| 레지스터 | CPU 내부에 있으며 연산에 직접 사용되는 값 저장 | 직접 접근 |
| 캐시 기억장치 | CPU와 주기억장치 사이의 빠른 소규모 기억장치 | 직접 접근 |
| 주기억장치 | 현재 실행 중인 프로그램 코드와 데이터 저장 | 직접 접근 |
| 보조기억장치 | 대용량 데이터를 반영구적으로 저장 | 주기억장치에 적재된 뒤 접근 |
계층의 위쪽으로 갈수록 접근 시간이 빨라지고 저장 용량은 작아지며 비용은 증가한다. CPU는 레지스터, 캐시, 주기억장치에 직접 접근할 수 있지만, 보조기억장치의 프로그램과 데이터는 주기억장치로 적재되어야 CPU가 사용할 수 있다.
참조의 지역성
참조의 지역성(locality of reference)은 프로그램이 모든 기억장소를 균등하게 참조하지 않고 특정 영역을 집중적으로 참조하는 경향이다. 계층 구조와 캐시는 이 성질을 활용한다.
| 종류 | 의미 |
|---|---|
| 공간적 지역성 | 특정 위치를 참조하면 가까운 주소의 정보도 곧 참조할 가능성이 높다. |
| 시간적 지역성 | 최근 참조한 위치를 가까운 미래에 다시 참조할 가능성이 높다. |
캐시 기억장치는 수행 중인 명령어와 자주 사용하는 데이터를 임시 저장했다가 CPU가 요청하면 빠르게 제공한다. 이로써 CPU와 주기억장치 사이의 속도 차이를 줄인다.
기억장치 계층은 레지스터 → 캐시 → 주기억장치 → 보조기억장치 순이다. 아래로 갈수록 용량은 커지고 비용은 낮아지지만 접근 속도는 느려진다.
핵심 개념 정리
- 시스템 버스는 중앙처리장치, 기억장치, 입출력장치를 연결하며 주소·데이터·제어 버스로 나뉜다.
n비트 주소 버스는 최대2ⁿ개의 주소를 지정할 수 있다.- 불 대수는 이진 변수의 논리연산을 다루며 기본 연산은 OR, AND, NOT이다.
- NAND와 NOR는 기본 연산의 결과를 부정하고, XOR은 두 입력이 다를 때 1을 출력한다.
- 불 대수 법칙을 이용하면 기능은 같으면서 더 단순한 논리회로를 만들 수 있다.
- 조합회로의 출력은 현재 입력만으로 결정되고, 순서회로의 출력은 현재 입력과 저장된 상태로 결정된다.
- 플립플롭은 1비트를 저장하며 클록은 시스템 구성요소의 동작 시점을 맞춘다.
- 전가산기는 두 비트와 입력 올림수를 더하여 합과 출력 올림수를 만든다.
- 디코더는
n비트 입력을 최대2ⁿ개의 출력 중 하나로 해독한다. - 멀티플렉서는 여러 데이터 입력 중 선택선이 지정한 하나를 단일 출력으로 전달한다.
- 카운터는 클록에 따라 미리 정한 순서로 상태가 변하는 순서회로이다.
- ROM은 읽기 전용의 조합회로이고 RAM은 읽기와 쓰기가 가능한 순서회로이다.
- DRAM은 축전지의 전하를 이용하므로 주기적인 리프레시가 필요하다.
- 기억장치 계층은 참조의 지역성을 활용하여 비용, 용량, 속도의 상충 관계를 조정한다.
최종 정리: 컴퓨터 내부의 정보는 시스템 버스를 통해 이동하고, 논리 게이트의 조합으로 처리되며, 플립플롭과 기억장치에 상태로 저장된다. 각 회로를 공부할 때는 입력이 무엇인지, 어떤 규칙으로 출력과 다음 상태가 결정되는지, 조합회로인지 순서회로인지를 구분해야 한다. 기억장치는 속도·용량·비용의 차이를 보완하기 위해 계층적으로 구성된다.
예상문제 20선
1. CPU가 접근할 기억장치나 입출력장치의 위치 정보를 전달하는 버스는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ①
주소 버스는 CPU가 데이터를 읽거나 쓸 대상의 주소 정보를 장치에 전달한다.
2. 주소 버스가 8비트일 때 지정할 수 있는 최대 주소의 개수는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ②n비트 주소는 2ⁿ개를 표현하므로 8비트이면 2⁸=256개이다.
3. 두 입력 중 하나 이상이 1일 때 1을 출력하는 연산은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ③
OR은 입력이 모두 0일 때만 0이고 나머지 경우에는 1을 출력한다.
4. XOR 게이트의 출력이 1이 되는 경우는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ④
XOR은 01 또는 10처럼 입력값이 서로 다를 때만 1을 출력한다.
5. NAND 게이트가 완전 집합을 이루는 이유는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ①
NAND 게이트를 적절히 연결하면 기본 논리연산을 모두 만들 수 있어 임의의 논리회로를 구성할 수 있다.
6. (X+Y)′과 같은 식은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ②
드모르간 법칙에 따라 논리합의 부정은 각 입력을 부정한 논리곱과 같다.
7. 조합회로의 특징으로 옳은 것은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ③
조합회로에는 상태 기억 기능이 없으므로 출력은 그 순간의 입력 조합으로만 결정된다.
8. 순서회로의 출력을 결정하는 요소는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ④
순서회로는 입력과 저장된 상태를 함께 사용해 출력과 다음 상태를 정한다.
9. RS 래치에서 R=0, S=1일 때의 상태는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ①
S 입력이 활성화되므로 래치가 세트되어 Q가 1이 된다.
10. T 플립플롭에서 T=1이고 클록이 들어왔을 때의 동작은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ②
T는 Toggle을 뜻하며 T=1이면 다음 Q는 현재 Q의 반대값이 된다.
11. 전가산기가 반가산기와 달리 추가로 고려하는 입력은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ③
전가산기는 X와 Y에 이전 자리의 올림수까지 더해 여러 비트 덧셈에 사용할 수 있다.
12. 전가산기에서 X=1, Y=1, Cin=1일 때 S와 Cout은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ④
이진수 1+1+1은 3, 즉 이진수 11이므로 합 비트와 올림 비트가 모두 1이다.
13. 2×4 디코더에서 입력 A=1, B=0일 때 활성화되는 출력은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ①
입력 10에 해당하는 출력은 Y₂=A·B′이며 이 출력만 1이 된다.
14. 멀티플렉서의 기능은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ②
멀티플렉서는 선택선의 값에 따라 여러 데이터 입력 가운데 하나를 출력으로 전달하는 데이터 선택기이다.
15. 3비트 카운터가 표현할 수 있는 서로 다른 상태의 수는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ③
3개의 비트는 000부터 111까지 2³=8개의 상태를 표현한다.
16. ROM에 대한 설명으로 옳은 것은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ④
ROM은 주소 디코더와 고정 연결된 출력 회로를 통해 미리 저장된 내용을 읽는다.
17. RAM 기억소자가 선택되지 않은 S=0 상태에서의 동작은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ①
소자선택 신호가 0이면 기억소자는 비활성화되어 읽기·쓰기 신호와 관계없이 현재 값을 유지한다.
18. DRAM에 주기적인 리프레시가 필요한 이유는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ②
DRAM은 축전지의 전하로 비트를 저장하며 전하가 자연히 감소하므로 내용을 다시 보충해야 한다.
19. 기억장치 계층에서 CPU와 주기억장치 사이의 속도 차이를 줄이는 장치는?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ③
캐시는 자주 사용하는 명령과 데이터를 빠르게 제공하여 CPU와 주기억장치의 속도 차이를 완화한다.
20. 최근 접근한 기억장소를 가까운 미래에 다시 접근할 가능성이 큰 현상은?
정답입니다.
오답입니다. 답안을 다시 선택해 보세요.
정답 및 해설 보기
정답: ④
시간적 지역성은 최근 사용한 데이터나 명령을 짧은 시간 안에 다시 참조하는 경향이다.
댓글
댓글 쓰기